4 modos de trabajo de retroiluminación LCD monocromática 1612 y comunicación SPI
Hay 4 modos de funcionamiento diferentes en la comunicación SPI. Es posible que diferentes dispositivos esclavos estén configurados en un modo determinado en la fábrica y no se puedan cambiar. Pero la comunicación SPI debe estar en el mismo modo para continuar. Por lo tanto, debemos configurar el modo del dispositivo maestro SPI en nuestras manos, es decir, controlar el modo de comunicación del dispositivo maestro SPI a través de CPOL (polaridad del reloj) y CPHA (fase del reloj), de la siguiente manera:
La polaridad del reloj (CPOL) define el nivel de la línea de reloj SCLK cuando está inactiva:
1.CPOL =0, es decir, SCLK =0, significa que el nivel de la línea de señal de reloj SCLK es bajo en el estado inactivo, por lo que el estado efectivo es alto.
2.CPOL =1, es decir, SCLK =1, significa que el nivel de la línea de señal de reloj SCLK es alto en el estado inactivo, por lo que el estado efectivo es bajo.
La fase de reloj (CPHA) define la sincronización (es decir, la fase) de los bits de datos en relación con la línea de reloj:
1.CPHA=0, lo que significa que el terminal de salida (salida) cambia datos en el flanco posterior del ciclo de reloj anterior, mientras que el terminal de entrada (entrada) captura datos en el flanco anterior del ciclo de reloj (o brevemente después). La salida contiene datos válidos hasta el flanco final del ciclo de reloj actual. Para el primer ciclo de reloj, el primer bit de datos debe aparecer en la línea MOSI antes del borde anterior del reloj. Es decir, un ciclo CPHA=0 incluye la mitad del período de inactividad del reloj y la mitad del período de configuración del reloj.
2.CPHA=1, lo que significa que el terminal de salida (salida) cambia datos en el flanco anterior del ciclo de reloj actual, mientras que el terminal de entrada (entrada) captura datos en el flanco posterior del ciclo de reloj (o brevemente después). La salida contiene datos válidos hasta el flanco anterior del siguiente ciclo de reloj. Durante el último ciclo de reloj, el dispositivo esclavo mantiene activa la línea MISO hasta que desaparece la señal de selección de chip. Es decir, un ciclo con CHPA=1 incluye la mitad del período de configuración del reloj y la mitad del período de inactividad del reloj.
Nota: Aquí el borde anterior y el borde posterior significan el primer borde que aparece y el último borde que aparece en cada ciclo. En general, cuando el reloj es un reloj adelantado, el flanco ascendente de la línea del reloj es el flanco anterior y el flanco descendente del reloj es el flanco posterior, y viceversa.

 

http://www.tftdisplay.net/